实例化的语句是不能放在always的模块里的。
always用来描述行为,实例化的语句用来描述结构,你必须把always去掉,然后把这6个端口的实例化的语句都写一遍。
文章说明:本文收集于网络,仅作参考,若有侵权,请联系本站删除!
关键词推荐:元阳客服
转载请注明:生活百科网 » a0c12769v怎么样,quartus Error (10170): Verilog HDL syntax error at test.v(34) near text "("; expecting ";", or ","